
一、現象描述
某產品在進行靜電放電抗擾度測試時(shí),當對產品中某PCB的DB連接器外殼(如下圖所示)進行靜電放電(-4KV 接觸放電)時,出現係統複位的現象。

後來檢查該DB連接器,發現該連接器的外(wài)殼沒有和金屬外殼形成(chéng)良好(hǎo)的搭接,用(yòng)導電膠將DB連(lián)接器(qì)與外殼(ké)良好搭接後,再進行測(cè)試(-6KV接觸放電),工作正常,係統不(bú)再複位。
靜電測試(shì)的示意圖(tú)如(rú)下圖所示,想(xiǎng)要詳細了解靜電測試的實質的話可(kě)以參考(kǎo)我之前的文章《EMC 測試實質之ESD抗擾度》:

首先判斷測試位置(zhì)是連接器還是縫隙,連接器是金屬的(de)還是其它的材料的,產品外殼是金屬還是其它材(cái)料。
如果是金屬材料,分析產品是否接大地(也稱為PE),如果是浮地係統,則看是否(fǒu)接了功能地。
查看(kàn)金屬(shǔ)連接器或(huò)者金屬按(àn)鍵等是否和金(jīn)屬外殼搭接良好(hǎo),金屬外殼是(shì)否(fǒu)接大地。
總之(zhī),靜電問題,一般都是接(jiē)地不良或者(zhě)金屬搭接不良導致的。
二、原因(yīn)分析(xī)
靜電放電(如下圖所示)是一種瞬態能量高,寬頻譜的一種電磁騷(sāo)擾 ,它主要通過以下兩種(zhǒng)途徑來幹擾EUT:

直接能量,瞬態的大電流導致內部電路損壞(如IC芯片的損壞,)或者電路出現錯(cuò)誤(出現閂鎖效應)。
空間(jiān)耦合,由上圖可(kě)知,ESD的前沿時間很短, 約 0.7-1ns, 其頻譜範圍可以達到數百MHz,所以稍微(wēi)長(zhǎng)一(yī)點的線纜,PCB中的微帶線或帶狀線都可能形成有效的耦合。
如前麵所述,在測試中發現DB連接器的金屬外殼和產品外殼(ké)之間有很明顯(xiǎn)的縫隙,從(cóng)電路的角(jiǎo)度來看,這個縫隙就等效為一個阻抗,在DB外殼上的靜電放電電(diàn)流(如圖中虛線所示)的作用下,就會產生較高的壓(yā)降ΔU

我們(men)知道,在圖中存在分布電容的地方(fāng)有如下幾個地方:
DB連接器外殼及機殼與內部電路的地(dì)平麵
DB連(lián)接器外殼及機殼與(yǔ)信號線之(zhī)間
其中DB連接器外殼及機殼與PCB中地平麵之間的分布(bù)電容最大,如(rú)圖中Cp所示,該分布電容在靜電放電高頻幹擾的情況下影響也最大。
在(zài) ΔU 存在(zài)的(de)情況下,必然導致一部(bù)分靜電放電電流經分布電容Cp流向地平麵, 最後流向大地(dì),如圖中虛線 A 所示。
實(shí)際上,PCB中的地平麵也並不是理想的地麵,其並不完整(完整的(de)地平麵阻抗為3mΩ),存在一定的阻抗,因為一般地平麵上一定有過孔,過孔的縫隙會導致阻抗不連續。
當幹擾電流流經工作地平麵時,由於阻抗的存(cún)在, 就會出現壓降 ΔU1 , 而(ér)這個 ΔU1就(jiù)是造成電路混亂的元凶。
另外,ΔU也是常常是引起輻射(shè)發射的超標的原因之一。
通過(guò)以上分析,我們可以認為,如果阻抗不連續,幹擾信號(hào)就很難(nán)較快地(dì)泄放,這樣就會通過分布電容耦合到內部電路,從而出現損壞或者內部電路混亂。
如果搭接良好(hǎo),靜電就會很快泄放到外殼上並導入到大(dà)地上(前提是外殼(ké)也接好大地)。
另外搭接良好,會使外殼具有更好(hǎo)的屏蔽(bì)效果,在靜電泄放過程中產生的電磁場就(jiù)會被屏蔽在外殼外部, 從而保證了內部電路(lù)的穩定。
三、處理措施
為了保證(zhèng)DB連接器金屬外殼與產品外(wài)殼(ké)良好搭接,可以將DB連接器通過螺釘(dìng)固定在外殼(ké)上(shàng)麵,使 DB連(lián)接器與金屬麵板緊密連接(jiē)。
從而保持了(le)DB連接器外殼和(hé)金屬外殼(ké)的電連續性。這樣不僅能提高整機的屏蔽效能,還能使靜電騷擾電流(liú)通過(guò)金屬外殼很快地泄放(fàng)掉, 問題得到了(le)解決(jué)。
四、思考和啟示
經過上麵的(de)分析(xī),我們可以得到如(rú)下啟示:
防(fáng)止(zhǐ)靜電幹(gàn)擾直接耦合進PCB的一個有效方法是將靜電幹擾信號通過導體直接接(jiē)到大地上。
要保持靜電放電點的阻抗連續。

電話
微信