降低噪聲與電磁幹擾的（de）『30條經（jīng）驗』

電子設備的靈敏度（dù）越來越高，這要求設備的抗幹擾能力（lì）也越來越強，因此PCB設（shè）計也變得更（gèng）加困難，如何提高PCB的抗幹擾能力成（chéng）為眾多工程師們關注的重點問題之一。

（1） 能用低速芯片就不用高速的，高速芯片用在關鍵地方（fāng）。

（2） 可用串一（yī）個電阻的辦法，降低控製電路（lù）上下沿跳變速率。

（3） 盡量為繼電器等（děng）提供某種形式的阻尼。

（4） 使用滿足係統要（yào）求的最（）低頻率時鍾。

（5） 時鍾產生（shēng）器盡量靠近到（dào）用該時鍾的器件。石英晶體振蕩器外殼要接地。

（6） 用地線將時鍾區圈起來，時鍾線盡（jìn）量短。

（7） I/O驅動電路（lù）盡量（liàng）靠近印刷板邊，讓其盡快離開印刷板。對進入印製板的信號要（yào）加濾波，從高噪聲區來的信號也要加濾波，同（tóng）時用串終端電阻的辦法，減小信號反射。

（8） MCD無用端要接高，或接地，或定義成輸（shū）出端，集（jí）成電路上該接電源地的端都要（yào）接（jiē），不要懸空。

（9） 閑置不用的門電路輸入端不（bú）要懸空，閑置不用的運放正輸入端接地（dì），負輸入（rù）端接輸出端。

（10） 印製板盡量使用45折線而不用90折線布線（xiàn）以減小高頻信號對外的發射與耦合。

（11） 印製板按頻率和電流開關特（tè）性分區，噪聲元件與（yǔ）非噪聲元件要（yào）距離再遠一些。

（12） 單麵板（bǎn）和雙麵板用單點接電源和單點接地、電源（yuán）線、地線盡（jìn）量粗，經濟是能承受的話（huà）用多層板以減小電（diàn）源，地（dì）的容生電感（gǎn）。

（13） 時鍾、總（zǒng）線、片選信（xìn）號要遠離I/O線和接插件。

（14） 模擬電壓輸入線、參考（kǎo）電壓端要盡量（liàng）遠離數字電路信號（hào）線，特別是時鍾。

（15） 對A/D類器件，數字部分與模擬部分寧可統一下也不要交叉。

（16） 時鍾線垂直於I/O線比平行I/O線幹擾小，時鍾元件引腳（jiǎo）遠離I/O電纜。

（17） 元（yuán）件引腳盡（jìn）量（liàng）短，去耦電容引腳盡量短（duǎn）。

（18） 關鍵的線要盡量粗，並在兩邊加上保護地。高速線要短要直。

（19） 對噪聲敏（mǐn）感的線不要與大（dà）電流（liú），高速開關線平行。

（20） 石（shí）英晶體下麵以及對噪聲敏感的器件下麵不要走線。

（21） 弱（ruò）信號電路，低頻（pín）電路周（zhōu）圍不要形成電流環路。

（22） 任何信（xìn）號都不要形成環路，如不可避免，讓環（huán）路區盡量小。

（23） 每個集成電路一（yī）個去（qù）耦電容。每個電解電（diàn）容邊上都要加一個小的高頻旁路電容。

（24） 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲能電（diàn）容。使用管狀電容時，外殼要接地。

（25）盡量減少印製導線（xiàn）的（de）不連續性，例如導線寬度不要突變，導線的拐角應大於90度禁止環狀走線等。

（26）時鍾信（xìn）號引線最容易產生電磁輻射幹擾，走線時應與地線回路相靠近，驅動器應緊挨著連接（jiē）器。

（27）總線驅動器（qì）應緊挨其欲（yù）驅動的（de）總線。對於那些離開印（yìn）製電路板的引線，驅動（dòng）器應緊緊挨著（zhe）連接器（qì）。

（28）數據總線的布線應每兩根信號線之間夾一根（gēn）信號（hào）地線。最好是緊緊挨著最不重要的地址引線放置地回路，因為後者常載有高頻電流。

（29）將（jiāng）數字電路與模擬電路分開。電路板上既有（yǒu）高速邏輯電路，又有線性電路，應使它們（men）盡量（liàng）分開（kāi），而兩者（zhě）的地線不要相混，分別與電源端地線相連。要（yào）盡量加大線性（xìng）電路的接地麵積。

（30）盡量加粗接（jiē）地線，若接地線很細，接地電位則隨電流的變化而變化，致使電子設備的（de）定時信號電平不穩，抗（kàng）噪聲性（xìng）能變壞。因此應將接（jiē）地線盡量加粗。如有（yǒu）可能，接地線的寬度應大於3mm。